PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-172366

(43) Date of publication of application: 02.07.1996

(51)Int.CI.

HO3M 13/12 G11B 20/18

(21)Application number: 06-314922

(71)Applicant: PIONEER ELECTRON CORP

(22)Date of filing:

19.12.1994


(72)Inventor: HAYASHI HIDEKI

(54) BRANCHMETRIC OPERATION CIRCUIT IN VITERBI DECODER

(57)Abstract:

PURPOSE: To attain high speed decoding processing by approximating square operation for finding out the squared value of a subtracted result value between a received sample value and a predicted sample value by a broken line based upon plural linear functions.

CONSTITUTION: A subtractor 21 subtracts between a received sample value and a predicted sample value and supplies the subtracted result to a broken line conversion circuit 23. The circuit 23 converts the subtracted result value by a broken line approximate function for square operation to obtain a conversion value as a branchmetric value. When the subtracted result value is defined as X, the broken line approximate function is expressed by linear functions Ya, Yb. Namely Ya=2i.|X| provided with |x|<t and Yb=(2i.N|X|-a) provided with |X| 2t. When the |X| is smaller than a prescribed value (t), the subtracted result value X is converted into a branchmetric value Y by using the linear function Ya, and when the &verbar:X&verbar: is more than the prescribed value (t), the value X is converted into the branchmeteric value Y by using the linear function Yb.



LEGAL STATUS

[Date of request for examination]

25.01.2001

[Date of sending the examiner's decision of

31.10.2001

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

Unexamined Japanese Patent Publication 08-172366 Published 2 July 1996 Translation of Specification and Claims into English By Japanese Patent Office With Japanese Drawings

Application number: 06-314922 Inventor(s): Hideki, Hayashi

Filing date: 18 October 1994 Applicant: Pioneer Electronic Corp.

[Claim(s)]

•

[Claim 1] It is a branch metric arithmetic circuit in the Viterbi decoder which acquires the square error of a receiving value and a forecast as branch metric, and acquires a decode data sequence based on said branch metric. A subtraction means to perform subtraction with said receiving value and said forecast, and to acquire a subtraction value, The branch metric arithmetic circuit in the Viterbi decoder characterized by having the polygonal-line conversion means which makes branch metric [said] the value which changed said subtraction value and was acquired with the polygonal-line approximation function to a square operation.

[Claim 2] Said polygonal-line approximation function is a branch metric arithmetic circuit in the Viterbi decoder according to claim 1 characterized by consisting of two or more mutually different primary functions.

[Claim 3] The inclination of said primary function is a branch metric arithmetic circuit in the Viterbi decoder according to claim 2 characterized by being 2Ns (N being an integer).

[Detailed Description of the Invention]

[0001]

[Industrial Application] This invention relates to the branch metric arithmetic circuit in this Viterbi decoder especially about the Viterbi decoder (Viterbi Decoder) which decodes a digital data signal in the recording information regenerative apparatus which reproduces recording information currently recorded on the data transmission system or the record medium.

[0002]

[Background of the Invention] In the record reversion system like this recording information regenerative apparatus, Viterbi decoding is in the approach of decoding the digital data signal which received the intersymbol interference with high dependability. According to this Viterbi decoding, when an intersymbol interference becomes size, and when S/N of a regenerative signal is low, a digital data signal can be decoded in a low error rate.

[0003] <u>Drawing 1</u> is drawing showing the configuration of the Viterbi decoder which realizes this Viterbi decoding. In this <u>drawing 1</u>, the information signal transmitted from

the communication terminal in the reading signal or digital transmission system read in the record medium with which the digital signal is recorded is supplied to A/D converter 1 as an input signal. A/D converter 1 samples this input signal to predetermined sample timing, one by one, is changed into a receiving sampled-value sequence, and supplies this to the branch metric arithmetic circuit 2.

[0004] The branch metric arithmetic circuit 2 is the square error value of two or more prediction sampled values with each as an ideal value (value acquired when not influenced of a noise etc.) which can be taken as this receiving sampled value, and the receiving sampled value supplied from this A/D converter 1,

```
[0005]. [ i.e., ] [Equation 1]
```

(

{[Receiving sampled-value] - [prediction sampled-value]} 2

(1) is calculated and the pass metric arithmetic circuit 3 is supplied by making this into a branch metric value. <u>Drawing 2</u> is drawing showing an example of the internal configuration of this branch metric arithmetic circuit 2.

[0006] In drawing 2, a subtractor 21 performs subtraction with the receiving sampled value supplied from A/D converter 1, and a prediction sampled value, and supplies this subtraction result to a multiplier 22. A multiplier 22 obtains this as a branch metric value in quest of the square value of this subtraction result. here -- this -- Viterbi -- a decoder -- a **** -- an input signal -- supplying -- having -- until -- a transmission line -- a system -- PR (1 1) -- transmission -- a system (partial response transmission system class I) -- ** -- carrying out -- if -- a time -- k -- it can set -- reception -- a sampled value -- Y -- (-- k --) -- a time -- k -- it can set -- transmission -- a sampled value -- X -- (-- k --) -- one time -- transmitting sampled-value X (k-1) of the actual making of the tea -- it can predict .

Namely, Y (k) is set to "0" when these X (k) and X (k-1) are "0, 0." When X (k) and X (k-1) are "0, 1", or "1, 0", Y (k) is set to "1", and Y (k) is set to "2" when X (k) and X (k-1) are "1, 1." That is, receiving sampled-value Y (k) supplied to the Viterbi decoder can perform four kinds of prediction according to two transmitting sampled-value X (k) and X (k-1).

[0007] Under the present circumstances, the branch metric arithmetic circuit 2 supplies four branch metric values lambda00-lambda11 corresponding to these four prediction sampled values of each to the pass metric arithmetic circuit 3. The pass metric arithmetic circuit 3 makes what was obtained for every branch metric value by carrying out accumulation addition of the value one by one a pass metric value, and supplies the pass selection signal which shows the pass used as the smallest value among these pass metric values to the pass memory 4. The pass memory 4 outputs this as a decode digital signal, making the temporary decision value which consists of "0" and "1" according to this pass selection signal update.

[0008] Like the above, in this Viterbi decoder, the square error of a receiving sampled

value and a prediction sampled value is searched for as branch metric, and a probable digital signal sequence is acquired based on branch metric of this. However, in order to search for this square error, square data processing using the multiplier 22 shown in drawing 2 becomes indispensable, and the time amount spent on this data processing by delay by the carry actuation produced inside the multiplier serves as size. Therefore, the problem that the processing time spent on the whole Viterbi decoding will also become late depending on the time amount spent on this square data processing arose. Furthermore, in LSI-izing the Viterbi decoder of a **** configuration, although shown in above-mentioned drawing 1 since the circuit scale of this multiplier 22 is a so-called size, there was a problem that the manufacturing cost became high.

[0009]

[Problem(s) to be Solved by the Invention] This invention is made that this problem should be solved -- having -- smallness -- it aims at offering the branch metric arithmetic circuit in the Viterbi decoder in which high-speed decode processing is possible on a circuit scale.

[0010]

[Means for Solving the Problem] The branch metric arithmetic circuit in the Viterbi decoder by this invention is a branch metric arithmetic circuit in the Viterbi decoder which acquires the square error of a receiving value and a forecast as branch metric, and acquires a decode data sequence based on said branch metric. It has a subtraction means to perform subtraction with said receiving value and said forecast, and to acquire a subtraction value, and the polygonal-line conversion means which makes branch metric [said] the value which changed said subtraction value and was acquired with the polygonal-line approximation function to a square operation.

[0011]

[Function] The branch metric arithmetic circuit in the Viterbi decoder by this invention performs the square operation for calculating the square value of the subtraction result value of a receiving sampled value and a prediction sampled value by the polygonal-line approximation by two or more primary functions.

[0012]

[Example] Hereafter, the example of this invention is explained. <u>Drawing 3</u> is drawing showing the configuration of the branch metric arithmetic circuit by this invention. In this <u>drawing 3</u>, a subtractor 21 performs subtraction with the receiving sampled value supplied from A/D converter 1 of <u>drawing 1</u>, and a prediction sampled value, and supplies this subtraction result value to the polygonal-line conversion circuit 23.

[0013] The polygonal-line conversion circuit 23 changes this subtraction result value with the polygonal-line approximation function of a square operation, and acquires this conversion value as a branch metric value. Under the present circumstances, when this subtraction result value is set to X, the above-mentioned polygonal-line approximation function is shown by the following primary functions Ya and Yb.

[0014] [Equation 2] $Ya = 2^{i} |X|$ It corrects |X| < t

 $Yb = 2^{j} |X| - a$ It corrects |X| >= t

In the polygonal-line conversion circuit 23 in drawing 3, it asked for absolute value |X| of the above-mentioned subtraction result value X in the absolute value generation circuit 231, and the above-mentioned primary function Ya is realized by carrying out the bit shift of this absolute value |X| by i bits in the bit shift circuit 232. On the other hand, the above-mentioned primary function Yb is realized by subtracting the predetermined constant a with a subtractor 235 from the value acquired in the bit shift circuit 233 by carrying out the bit shift of above-mentioned absolute value |X| by j bits.

[0015] Under the present circumstances, the selector 234 -- the value of above-mentioned absolute value |X| -- t -- smallness -- a case makes the value which subtracted the predetermined constant a and was acquired from the value by which the bit shift was carried out in the bit shift circuit 233 a branch metric value, when the value of absolute value |X| is beyond the predetermined value t, while making into a branch metric value the value which the bit shift was carried out like **** in the above-mentioned bit shift circuit 232, and was acquired.

[0016] <u>Drawing 4</u> is drawing showing the polygonal-line approximation function to the square operation in which it succeeds by this polygonal-line conversion circuit 23. it is shown in <u>drawing 4</u> -- as -- the absolute value of the subtraction result value X -- the predetermined value t -- smallness -- a case While that inclination changes this subtraction result value X using the primary function Ya (a continuous line shows) which is 2i and makes this the branch metric value Y When the absolute value of the subtraction result value X is beyond the predetermined value t, the inclination changes this subtraction result value X using the primary function Yb (a broken line shows) which is 2j, and makes this the branch metric value Y.

[0017] <u>Drawing 5</u> is drawing showing an example of the polygonal-line approximation function applied when a square operation is set to YP = (1/4) and X2. In this <u>drawing 5</u>, the above-mentioned subtraction result value X is made into the integral value (- 8-7) expressed with 4 bits, and the polygonal-line approximation function i = 0 of the above-mentioned primary function Ya, j = 1 of the above-mentioned primary function Yb, a = 4, and at the time of making t into (1/2 of the maximum of absolute value |X|), 4 [i.e.,], further is shown in this case.

[0018] Therefore, this polygonal-line approximation function is in this case.

[0019] [Equation 3] Ya = |X| It corrects |X| < 4

 $Yb = 2 \cdot |X| - 4$ It corrects $|X| \ge 4$

Under the present circumstances, the absolute value generation circuit 231 shown in drawing 3 Among 4 bits of the subtraction result value X supplied from the subtractor 21, when the value of "0" X, i.e., a subtraction result value, is seven or less positive integer, the logical value of the most significant bit While supplying each of the bit shift circuits 232 and 233, using this subtraction result value X as absolute value |X| as it is The logical value of this most significant bit makes the value to which they added 1 to what reversed all the bit logic of this subtraction result value X when the values of "1" X, i.e., a subtraction result value, were -eight or more negative integral exponents absolute value |X|, and supplies each of the bit shift circuits 232 and 233. Since it was referred to as i=0in the bit shift circuit 232 like **** here, the bit shift circuit 232 supplies this absolute value |X| to a selector 234 as it is in this case, without carrying out a bit shift. On the other hand, the bit shift circuit 233 supplies the value acquired by carrying out the bit shift of this 1 bit absolute value |X| to a most-significant side to a subtractor 235. A subtractor 235 supplies the value which subtracted only 4 from this value to a selector 234. this selector 234 -- the value of absolute value |X| -- 4 -- smallness -- a case makes the value which subtracted the predetermined constant a and was acquired from the value by which the bit shift was carried out in the bit shift circuit 233 a branch metric value, when the value of absolute value |X| is four or more, while making into a branch metric value the value which the bit shift was carried out like **** in the above-mentioned bit shift circuit 232, and was acquired.

[0020] Like the above, the square operation of a branch metric arithmetic circuit is considered as the configuration realized by the polygonal-line approximation by two or more primary functions in view of actuation of the Viterbi decoding of decoding a probable data sequence, in this invention by choosing the sequence from which **** of a branch metric value serves as min. namely, the branch metric value which was not important for the branch metric value itself, and was acquired in Viterbi decoding corresponding to two or more decode sequences of each -- inner -- any -- most -- smallness -- it is important to judge whether it is a value. That is, since what is necessary is just to be able to perform a relative size comparison branch metric [each], even if it does not calculate a branch metric value by the square operation but ** also calculates a branch metric value by the polygonal-line approximation by two or more primary functions like the above, the decode precision does not fall.

[0021] Therefore, according to this invention, as compared with the branch metric arithmetic circuit which calculated the branch metric value, high-speed processing is attained in square data processing using a multiplier. In addition, the example shown in above-mentioned drawing 5 is available also as unsymmetrical, although the gestalt of the transform function is made into the symmetry in each when the subtraction result value X is a positive integer, and when it is a negative integral exponent.

[0022] <u>Drawing 6</u> is drawing showing an example of the polygonal-line approximation function made in view of this point. In the polygonal-line approximation function shown in <u>drawing 6</u>, it consists of five primary function Ya-Ye like a less or equal.

[0023] [Equation 4]

Ya = X It corrects $0 \le X \le 4$

Yb= $2 \cdot X - 4$ It corrects $4 \le X$

Yc = 0 It corrects. $-1 \le X \le 0$

Yd = -X - 1 It corrects $-5 \le X \le -1$

 $Ye = -2 \cdot X - 6$ It corrects X < -5

However, <u>drawing 7</u> is drawing showing an example of the circuitry of the polygonal-line conversion circuit 23 which acquires a branch metric value in these five primary function Ya-Ye. Moreover, although <u>drawing 8</u> is shown in this <u>drawing 7</u>, it is drawing showing the table of truth value of a **** circuit.

[0024] In drawing 7, each bits X0-X3 of the subtraction result value X supplied from the subtractor 21 shown by drawing 3 are supplied to exclusive "or" circuits EX1-EX3. the exclusive-OR output of the bits [in / in an exclusive "or" circuit EX1 / the subtraction result value X] X2 and X3 -- selectors SE1-SE4 -- each selection edge S is supplied. An exclusive "or" circuit EX2 supplies the exclusive-OR output of the bits X1 and X3 in the subtraction result value X to the input edge P1 of a selector SE 1, the input edge P0 of a selector SE 3, and each of an inverter IV1. An inverter IV1 reverses the logical value of the exclusive-OR output supplied from this exclusive "or" circuit EX2, and supplies this to the input edge P1 of a selector SE 2. An exclusive "or" circuit EX3 supplies the exclusive-OR output of the bits X0 and X3 in the subtraction result value X to each of the input edge P1 of a selector SE 3, and the input edge P0 of a selector SE 4.

[0025] Selectors SE1-SE4 are 2TO(s)1 selectors which consist of an inverter IV2, AND gates AN1 and AN2, and OR gate OR 1 respectively. When the signal of a logical value "0" is supplied to the selection edge S While choosing the signal supplied to the input edge P0 and making this into the branch metric values Y0-Y3, when the signal of a logical value "1" is supplied to the selection edge S, the signal supplied to the input edge P1 is chosen, and let this be the branch metric values Y0-Y3.

[0026] Like the above, the polygonal-line approximation function shown by <u>drawing 6</u> is realizable in a comparatively small-scale logical circuit, as shown in <u>drawing 7</u>. In addition, in the above-mentioned example, although two steps of polygonal lines have realized polygonal-line approximation to a square operation, it is not limited to these two

steps. <u>Drawing 9</u> is drawing showing the configuration of the branch metric arithmetic circuit equipped with the polygonal-line conversion circuit 23 which performs polygonal-line approximation to a square operation with four steps of polygonal lines.

[0027] In this <u>drawing 9</u>, a subtractor 21 performs subtraction with the receiving sampled value supplied from A/D converter 1 of <u>drawing 1</u>, and a prediction sampled value, and supplies this subtraction result value to the polygonal-line conversion circuit 23. The polygonal-line conversion circuit 23 changes this subtraction result value with the polygonal-line approximation function to a square operation, and acquires this conversion value as a branch metric value. Under the present circumstances, this polygonal-line approximation function is shown by following primary function Ya-Yd.

[0028] [Equation 5]

 $Ya = 2^{i} \cdot |X| \qquad \text{It corrects } |X| < t1$ $Yb = 2^{j} \cdot |X| - a \qquad \text{It corrects } t1 <= |X| < t2$ $Yc = 2^{k} \cdot |X| - b \qquad \text{It corrects } t2 <= |X| < t3$ $Yd = 2^{l} \cdot |X| - c \qquad \text{It corrects } t3 <= |X|$

In the polygonal-line conversion circuit 23 shown in drawing 9 It asked for absolute value |X| of the above-mentioned subtraction result value X in the absolute value generation circuit 231, and the above-mentioned primary function Ya is realized by carrying out the bit shift of this absolute value |X| by i bits in the bit shift circuit 241. On the other hand, the above-mentioned primary function Yb is realized by subtracting the predetermined constant a with a subtractor 246 from the value acquired in the bit shift circuit 242 by carrying out the bit shift of above-mentioned absolute value |X| by j bits. Moreover, the above-mentioned primary function Yc is realized by subtracting the predetermined constant b with a subtractor 247 from the value acquired in the bit shift circuit 243 by carrying out the bit shift of above-mentioned absolute value |X| by k bits. Furthermore, the above-mentioned primary function Yd is realized by subtracting the predetermined constant c with a subtractor 248 from the value acquired in the bit shift circuit 244 by carrying out the bit shift of above-mentioned absolute value |X| by l bits.

[0029] Under the present circumstances, the selector 245 -- the value of above-mentioned absolute value |X| -- t1 -- smallness -- a case makes the value which the bit shift was carried out like **** in the above-mentioned bit shift circuit 241, and was acquired a branch metric value. Moreover, a selector 245 makes the value which the value of absolute value |X| was more than t1, and subtracted the predetermined constant a and was acquired from the value by which the bit shift was carried out in the bit shift circuit 242 when it was less than [t2] a branch metric value. Moreover, a selector 245 makes the value which the value of absolute value |X| was more than t2, and subtracted the predetermined constant b and was acquired from the value by which the bit shift was

carried out in the bit shift circuit 243 when it was less than [t3] a branch metric value. Moreover, a selector 245 makes the value which subtracted the predetermined constant c and was acquired from the value by which the bit shift was carried out in the bit shift circuit 244 a branch metric value, when the value of absolute value |X| consists of t3 size.

[0030] <u>Drawing 10</u> as the above-mentioned i=-1, j= 0, k= 1, l= 2, a= 1, b= 5, and c= 17 Furthermore, it is drawing showing the polygonal-line approximation function at the time of setting 2 which is (1/4) of the maximum of absolute value |X| about the above t1, 4 which is (1/2) of the maximum of absolute value |X| about the above t2, and the above t3 to 6 which is (3/4) of the maximum of absolute value |X|. Under the present circumstances, this polygonal-line approximation function becomes a thing like the following.

[0031] [Equation 6]

$$Ya = (1/2) \cdot |X|$$
 It corrects $|X| < 2$
 $Yb = |X| - 1$
 It corrects $2 \le |X| < 4$
 $Yc = 2 \cdot |X| - 5$
 It corrects $4 \le |X| < 6$
 $Yd = 4 \cdot |X| - 17$
 It corrects $6 \le |X|$

<u>Drawing 11</u> shows the example of the polygonal-line approximation function which performs polygonal-line approximation to a square operation with seven steps of polygonal lines.

[0032] The polygonal-line approximation function shown in <u>drawing 11</u> consists of seven primary function Ya-Yg like a less or equal.

[0033] [Equation 7]

$$Ya = 0$$
 It corrects $-2 < X <= 1$
 $Yb = X - 1$
 It corrects $1 < X <= 3$
 $Yc = 2 \cdot X - 4$
 It corrects $3 <= X < 6$
 $Yd = 4 \cdot X - 16$
 It corrects $6 <= X$
 $Ye = -X - 2$
 It corrects $-4 < X <= -2$
 $Yf = -2 \cdot X - 6$
 It corrects $-7 < X <= -4$

 $Yg = -4 \cdot X - 20$ It corrects $X \le -7$

<u>Drawing 12</u> is drawing showing an example of the circuitry of the polygonal-line conversion circuit 23 which acquires a branch metric value in these seven primary function Ya-Yg. Moreover, although <u>drawing 13</u> is shown in this <u>drawing 12</u>, it is drawing showing the table of truth value of a **** circuit.

[0034] In drawing 12, each bits X0-X3 of the subtraction result value X supplied from the subtractor 21 shown by drawing 9 are supplied to exclusive "or" circuits EX4-EX6. the exclusive-OR output of the bits [in / in an exclusive "or" circuit EX4 / the subtraction result value X] X2 and X3 -- selectors SE5-SE8 -- each selection edge S2 is supplied. the exclusive-OR output of the bits [in / in an exclusive "or" circuit EX5 / the subtraction result value X] X1 and X3 -- selectors SE5-SE8 -- each selection edge S1 is supplied. An exclusive "or" circuit EX6 supplies the exclusive-OR output of the bits X0 and X3 in the subtraction result value X to the input edge P3 of a selector SE 6, the input edges P1 and P2 of a selector SE 7, and each of an inverter IV3. An inverter IV3 reverses the logical value of the exclusive-OR output supplied from this exclusive "or" circuit EX6, and supplies this to the input edge P1 of a selector SE 8.

[0035] Respectively, although selectors SE5-SE8 are shown in drawing, they are 4TO(s)1 selectors which consist of the **** gates G1-G5, when the signal of a logical value "0, 0" is supplied to the selection edges S1 and S2, respectively, choose the signal supplied to the input edge P0, and make this the branch metric values Y0-Y3. Moreover, when the signal of a logical value "1, 0" is supplied to the selection edges S1 and S2, respectively, selectors SE5-SE8 choose the signal supplied to the input edge P1, and make this the branch metric values Y0-Y3. Moreover, when the signal of a logical value "0, 1" is supplied to the selection edges S1 and S2, respectively, selectors SE5-SE8 choose the signal supplied to the input edge P2, and make this the branch metric values Y0-Y3. Moreover, when the signal of a logical value "1, 1" is supplied to the selection edges S1 and S2, respectively, selectors SE5-SE8 choose the signal supplied to the input edge P3, and make this the branch metric values Y0-Y3.

[0036] Like the above, the polygonal-line approximation function shown by <u>drawing 11</u> is realizable in a comparatively small-scale logical circuit, as shown in this <u>drawing 12</u>. Moreover, you may make it restrict the maximum of the branch metric value in the branch metric operation by the **** polygonal-line approximation function mentioned above. That is, since the probability for the pass containing the branch which has big branch metric above to some extent, and this branch to be chosen finally is very low, even if it restricts the maximum of a branch metric value, the decode engine performance does not fall.

[0037] <u>Drawing 14</u> is drawing showing the example of a configuration at the time of preparing the so-called limiter ability which performs a maximum limit of a branch metric value in the branch metric arithmetic circuit shown by <u>drawing 3</u>. In addition, in this <u>drawing 14</u>, the same sign is given to the same functional block as each functional block in <u>drawing 3</u>. In the configuration of this <u>drawing 14</u>, when the value of absolute

value |X| in the subtraction result value X acquired in the absolute value generation circuit 231 consists of a predetermined limit value size, selector 234' outputs the fixed value Lm as a branch metric value.

[0038] <u>Drawing 15</u> is drawing showing an example of a polygonal-line approximation function when the upper limit of this limit value is set to 7 and it sets -7 and the fixed value Lm to 10 for a lower limit. Under the present circumstances, this polygonal-line approximation function is [0039].

[Equation 8]

$$Ya = |X|$$
 It corrects $|X| < 4$

$$Yb = 2 \cdot |X| - 4$$
 It corrects. $4 \le |X| < 7$

Yc=10 It corrects
$$7 \le |X|$$

[0040] <u>Drawing 16</u> is drawing showing other examples of a polygonal-line approximation function when the upper limit of the above-mentioned limit value is set to 7 and it sets -8 and the fixed value Lm to 10 for a lower limit. Under the present circumstances, a polygonal-line approximation function is [0041].

[Equation 9]

$$Ya = X$$
 It corrects $0 \le X \le 4$

$$Yb = 2 \cdot X - 4$$
 It corrects $4 \le X < 7$

$$Yc = 10$$
 It corrects $7 \le X$ or $X \le -8$

$$Yd=0$$
 It corrects $-1 \le X \le 0$

Ye = -X -1 It corrects -5 <=
$$X < -1$$

$$Yf = -2 \cdot X - 6$$
 It corrects $-8 \le X \le -5$

[0042] <u>Drawing 17</u> is drawing showing an example of the circuitry of the polygonal-line conversion circuit 23 which acquires a branch metric value in these six primary function Ya-Yf. Moreover, although <u>drawing 18</u> is shown in this <u>drawing 17</u>, it is drawing showing the table of truth value of a **** circuit. In <u>drawing 17</u>, the subtraction result value X of 5 bits which consists of bits X0-X4 is supplied to exclusive "or" circuits EX7-EX10 from the subtractor 21 shown by <u>drawing 14</u>. An exclusive "or" circuit EX7 supplies the exclusive-OR output of the bits X4 and X3 in the subtraction result value X to each of OR gates OR2-OR4. An exclusive "or" circuit EX8 supplies the exclusive-OR output of the bits X4 and X2 in the subtraction result value X to OR gate OR 2. An exclusive "or" circuit EX9 supplies the exclusive-OR output of the bits X4 and X1 in the

subtraction result value X to OR gate OR 3. An exclusive "or" circuit EX10 supplies the exclusive-OR output of the bits X4 and X0 in the subtraction result value X to OR gate OR 4. the OR of the exclusive-OR output to which OR gate OR 2 was supplied from exclusive "or" circuits EX7 and EX8 -- selectors SE9-SE12 -- each selection edge S is supplied. OR gate OR 3 supplies the OR of the exclusive-OR output supplied from exclusive "or" circuits EX7 and EX9 to the input edge P1 of a selector SE 9, the input edge P0 of a selector SE 11, and each of an inverter IV5. An inverter IV5 reverses the logical value of the OR supplied from this OR gate OR 3, and supplies this to the input edge P1 of a selector SE 10. OR gate OR 4 supplies the OR of the exclusive-OR output supplied from exclusive "or" circuits EX7 and EX10 to each of the input edge P1 of a selector SE 11, and the input edge P0 of a selector SE 12.

[0043] When it is 2TO(s)1 selector of the internal configuration as the selectors SE1-SE4 shown by drawing 7 with the same selectors SE9-SE12 and the signal of a logical value "0" is supplied to the selection edge S While choosing the signal supplied to the input edge P0 and making this into the branch metric values Y0-Y3, when the signal of a logical value "1" is supplied to the selection edge S, the signal supplied to the input edge P1 is chosen, and let this be the branch metric values Y0-Y3.

[0044] Since the number of bits which an operation takes by preparing limiter ability in a branch metric arithmetic circuit like the above can be reduced, it becomes possible to reduce the circuit scale of this branch metric arithmetic circuit or subsequent ones, at i.e., the time of a pass metric operation. In addition, in each above-mentioned example, although the each primary function of a polygonal-line approximation function is continuing, as it is shown by the continuous line of <u>drawing 19</u>, it may be discontinuous.

[0045]

[Effect of the Invention] Like the above, it is considering as the configuration which performs the square operation for calculating the square value of the subtraction result value of a receiving sampled value and a prediction sampled value by the polygonal-line approximation by two or more primary functions in the branch metric arithmetic circuit in the Viterbi decoder by this invention. Therefore, according to this invention, as compared with the branch metric arithmetic circuit which calculated the branch metric value, high-speed processing is attained by small-scale circuitry in square data processing using a multiplier 3.

[Brief Description of the Drawings]

[Drawing 1] is drawing showing the configuration of the Viterbi decoder.

[Drawing 2] is drawing showing the configuration of the conventional branch metric arithmetic circuit.

[Drawing 3] is drawing showing the configuration of the branch metric arithmetic circuit by this invention.

[Drawing 4] is drawing showing an example of a polygonal-line approximation function to the square operation by the branch metric arithmetic circuit of this invention.

[Drawing 5] is drawing showing an example of a polygonal-line approximation function to the square operation by the branch metric arithmetic circuit of this invention.

[Drawing 6] is drawing showing an example of a polygonal-line approximation function to the square operation by the branch metric arithmetic circuit of this invention.

[Drawing 7] is drawing showing an example of the circuitry of the branch metric arithmetic circuit by this invention.

[Drawing 8] is drawing showing the table of truth value of the branch metric arithmetic circuit shown in drawing 7.

[Drawing 9] is drawing showing other configurations of the branch metric arithmetic circuit by this invention.

[Drawing 10] is drawing showing an example of a polygonal-line approximation function to the square operation by the branch metric arithmetic circuit of this invention.

[Drawing 11] is drawing showing an example of a polygonal-line approximation function to the square operation by the branch metric arithmetic circuit of this invention.

[Drawing 12] is drawing showing an example of the circuitry of the branch metric arithmetic circuit by this invention.

[Drawing 13] is drawing showing the table of truth value of the branch metric arithmetic circuit shown in drawing 12.

[Drawing 14] is drawing showing other configurations of the branch metric arithmetic circuit by this invention.

[Drawing 15] is drawing showing an example of a polygonal-line approximation function to the square operation by the branch metric arithmetic circuit of this invention.

[Drawing 16] is drawing showing an example of a polygonal-line approximation function to the square operation by the branch metric arithmetic circuit of this invention.

[Drawing 17] is drawing showing an example of the circuitry of the branch metric arithmetic circuit by this invention.


[Drawing 18] is drawing showing the table of truth value of the branch metric arithmetic circuit shown in drawing 17.

[Drawing 19] is drawing showing an example of a polygonal-line approximation function to the square operation by the branch metric arithmetic circuit of this invention.

[Description of Notations in the Main Part]


- 2 Branch Metric Arithmetic Circuit
- 21 Subtractor
- 23 Polygonal-Line Conversion Circuit


Drawing 1





Drawing 2



















Drawing 8

Diaw.		Į į	果	X	ブラ	ンき	Fメ	トリッ	ク値Y
1	進 X2	_	sc) Xo	10進	2 Y3	進 Y2	=	38) Yo	10進
D	1	1	1	7	1	۵	1	0	10
0	1	1	0	6	1	0	0	0	8
D	1	0	1	5	0	1	1	D	6
0	1	0	0	4	D	1	0	0	4
0	D	1	1	3	ם	0	1	1	3
0	0	1	0	2	0	0	1	D	2
0	D	0	1	1	0	0	0	1	1
0	D	0	0	0	0	D	0	0	0
1	1	1	1	— 1	0	D	0	0	. 0
1	1	1	0	– 2	a	Ð	0	1	1
1	1	Û	1	— 3	0	0	1	0	2
1	1	D	0	- 4	0	D	1	1	3
1	0	1	1	- 5	a	1	0	0	4
1	0	1	D	-6	D	1	1	0	6
1	0	0	1	- 7	1	0	D	0	8
1	0	٥	0	- 8	1	0	1	0	10


2'sc: 2's complement (2の補数)


SB: Straight Binary (ストレート パイナリ)















Drawing 13


)	ę p	种	樂	X	ブラ	ンラ	f y	トリッ	ク値Y
2	-	_	sc)	10進	2		-	B) Yo	10進
	<u> 72</u>		Xo		Y3	Y2	Y ₁		
D	1	1	1	7	1	1	0	Ð	12
0	1	1	D	6	1	0	0	0	8
0	1	D	1	5	0	1	1	0	6
0	•	Ð	0	4	0	1	0	Ð	4
٥	0	1	1	3	0	0	1	D	2
0	0	1	D	2	0	0	D	1	1
0	0	0	1	1	a	0	0	0	0
0	Q	Û	D	0	O	0	0	0	D
1	1	1	1	— 1	O	0	0	0	0
1	1.	1	0	– 2	0	0	0	0	O
1	1	0	1	- 3	0	0	0	1	1
1	1	۵	0	— 4	D	0	1	O	2
1	0	1	1	– 5	0	1	0	D	4
. 1	0	1	٥	- 6	Ω	1	1	0	6
1	0	Ð	1	~ 7	1	0	0	0	8
1	0	Ø	Đ	– 8	1	1	0	0	12











(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

FΙ

(11)特許出願公開番号

特開平8-172366

(43)公開日 平成8年(1996)7月2日

(51) Int.Cl.6

裁別記号

庁内整理番号

技術表示箇所

H 0 3 M 13/12

8730-5K

G11B 20/18

534 A 8940-5D

審査請求 未請求 請求項の数3 OL (全 11 頁)

(21)出願番号

(22)出顧日

特願平6-314922

平成6年(1994)12月19日

(71)出願人 000005016

パイオニア株式会社

東京都日黒区日黒1丁目4番1号

(72)発明者 林 英樹

埼玉県鶴ヶ島市富士見6丁目1番1号パイ

オニア株式会社総合研究所内


(74)代理人 弁理士 藤村 元彦

(54) 【発明の名称】 ビタビ復号器におけるプランチメトリック演算回路

(57)【要約】

【目的】 小なる回路規模にて高速復号処理が可能など タビ復号器におけるブランチメトリック演算回路を提供 することを目的とする。

【構成】 受信サンプル値と予測サンプル値との減算結 果値の2乗値を求めるための2乗演算を、複数の1次関 数による折れ線近似にて行う。



20

【特許請求の範囲】

【請求項1】 受信値と予測値との2乗誤差をブランチメトリックとして得て前記ブランチメトリックに基づいて復号データ系列を得るビタビ復号器におけるブランチメトリック演算回路であって、

前記受信値と前記予測値との減算を行って減算値を得る減算手段と、

2乗演算に対する折れ線近似関数にて前記減算値を変換 して得られた値を前記プランチメトリックとする折れ線 変換手段とを有することを特徴とするビタビ復号器にお 10 けるプランチメトリック演算回路。

【請求項2】 前記折れ線近似関数は、互いに異なる複数の1次関数からなることを特徴とする請求項1記載のビタビ復号器におけるブランチメトリック演算回路。

【請求項3】 前記1次関数の傾きは2^N (Nは整数) であることを特徴とする請求項2記載のビタビ復号器に おけるブランチメトリック演算回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、データ伝送システム、もしくは記録媒体に記録されている記録情報の再生を行う記録情報再生装置等において、ディジタルデータ信号の復号を行うビタビ復号器(Viterbi Decoder)に関し、特に、かかるビタビ復号器におけるブランチメトリック演算回路に関する。

[0002]

【背景技術】かかる記録情報再生装置の如き記録再生系において、符号間干渉を受けたディジタルデータ信号を高い信頼性をもって復号する方法にビタビ復号がある。かかるビタビ復号によれば、符号間干渉が大なる場合及び再生信号のS/Nが低い場合においても、低い誤り率にてディジタルデータ信号の復号を行うことが出来る。【0003】図1は、かかるビタビ復号を実現するビタビ復号器の構成を示す図である。かかる図1において、ディジタル信号が記録されている記録媒体から読み取られた読取信号もしくはディジタル伝送システムにおける通信端末から送信されてきた情報信号は、受信信号としてA/D変換器1に供給される。A/D変換器1は、かかる受信信号を所定サンプルタイミングにてサンプリングして順次、受信サンプル値系列に変換してこれをブラ 40ンチメトリック演算回路2に供給する。

【0004】ブランチメトリック演算回路2は、かかる 受信サンプル値として取り得る理想的な値(ノイズ等の 影響を受けない場合に得られる値)としての複数の予測 サンプル値各々と、かかるA/D変換器1から供給され た受信サンプル値との2乗誤差値、すなわち、

[0005]

【数1】

([受信サンプル値]- [予測サンプル値] } 2····(1) を求め、これをブランチメトリック値としてパスメトリ 50

ック演算回路3に供給する。図2は、かかるブランチメ トリック演算回路2の内部構成の一例を示す図である。 【0006】図2において、減算器21は、A/D変換 器1から供給された受信サンプル値と、予測サンプル値 との減算を行い、この減算結果を乗算器22に供給す る。乗算器22は、かかる減算結果の2乗値を求めてこ れをブランチメトリック値として得る。ここで、かかる ビタビ復号器に上述の受信信号が供給されるまでの伝送 路系をPR(1、1)伝送系(パーシャルレスポンス伝 送系 クラス!)とすると、時点kにおける受信サンプ ル値Y(k)は、時点kにおける送信サンプル値X(k)と一 時点前の送信サンプル値X(k-1)とによって予測出来 る。すなわち、かかるX(k)とX(k-1)が「O、O」の時 にはY(k)は「0」となり、X(k)とX(k-1)が「0、 1」もしくは「1、0」の時にはY(k)は「1」とな り、X(k)とX(k-1)が「1、1」の時にはY(k)は 「2」となるのである。つまり、ビタビ復号器に供給さ れる受信サンプル値Y(k)は、2つの送信サンプル値X (k)とX(k-1)とに応じて4通りの予測が出来るのであ る。

【0007】この際、ブランチメトリック演算回路2は、これら4つの予測サンプル値各々に対応した4つのブランチメトリック値入60~入11をパスメトリック演算回路3に供給するのである。パスメトリック演算回路3は、ブランチメトリック値毎にその値を順次、累算加算して得られたものをパスメトリック値とし、これらパスメトリック値の内で最も小さい値となるパスを示すパス選択信号をパスメモリ4に供給する。パスメモリ4は、かかるパス選択信号に応じて「0」及び「1」からなる仮判定値を更新させながらこれを復号ディジタル信号として出力する。

【0008】以上の如く、かかるビタビ復号器においては、受信サンプル値と予測サンプル値との2乗誤差をブランチメトリックとして求め、かかるブランチメトリックに基づいて確からしいディジタル信号系列を得るのである。しかしながら、かかる2乗誤差を求めるためには、図2に示される乗算器22を用いた2乗演算処理が不可欠となり、その乗算器内部に生じる桁上げ動作による遅延によりかかる演算処理に費やされる時間は大となる。よって、ビタビ復号全体に費やされる処理時間も、かかる2乗演算処理に費やされる時間に依存して遅くなってしまうという問題が生じた。更に、かかる乗算器22の回路規模が大なるものであるため、上記図1に示されるが如き構成のビタビ復号器をLSI化するにあたり、その製造コストが高くなるという問題があった。【0009】

【発明が解決しようとする課題】本発明は、かかる問題を解決すべくなされたものであり、小なる回路規模にて高速復号処理が可能なビタビ復号器におけるブランチメトリック演算回路を提供することを目的とする。

3

[0010]

【課題を解決するための手段】本発明によるビタビ復号器におけるブランチメトリック演算回路は、受信値と予測値との2乗誤差をブランチメトリックとして得て前記ブランチメトリックに基づいて復号データ系列を得るビタビ復号器におけるブランチメトリック演算回路であって、前記受信値と前記予測値との減算を行って減算値を得る減算手段と、2乗演算に対する折れ線近似関数にて前記減算値を変換して得られた値を前記ブランチメトリックとする折れ線変換手段とを有する。

[0011]

【作用】本発明によるビタビ復号器におけるブランチメトリック演算回路は、受信サンプル値と予測サンプル値 との減算結果値の2乗値を求めるための2乗演算を、複数の1次関数による折れ線近似にて行う。

[0012]

【実施例】以下、本発明の実施例について説明する。図3は、本発明によるブランチメトリック演算回路の構成を示す図である。かかる図3において、減算器21は、図1のA/D変換器1から供給された受信サンプル値と、予測サンプル値との減算を行い、この減算結果値を折れ線変換回路23に供給する。

【0013】折れ線変換回路23は、かかる減算結果値を、2乗演算の折れ線近似関数にて変換し、この変換値をブランチメトリック値として得る。この際、かかる減算結果値をXとすると、上記折れ線近似関数は下記の1次関数Ya及びYbにて示される。

[0014]

【数2】

図3における折れ線変換回路23においては、上記減算結果値Xの絶対値 | X | を絶対値生成回路231にて求め、この絶対値 | X | をビットシフト回路232にてi ビット分だけビットシフトすることにより上記1次関数 Yaを実現している。一方、ビットシフト回路233にて上記絶対値 | X | を j ビット分だけビットシフトして得られた値から、所定定数 a を減算器235にて減算することにより上記1次関数Ybを実現している。

【0015】この際、セレクタ234は、上記絶対値 | X | の値がtよりも小なる場合は、上記ビットシフト回路232にて上述の如くビットシフトされて得られた値をブランチメトリック値とする一方、絶対値 | X | の値が所定値t以上の場合は、ビットシフト回路233にてビットシフトされた値から所定定数aを減算して得られた値をブランチメトリック値とする。

【0016】図4は、かかる折れ線変換回路23にて為される2乗演算に対する折れ線近似関数を示す図である。図4に示されるが如く、減算結果値Xの絶対値が所定値tよりも小なる場合は、その傾きが2iである1次 50

関数Ya (実線にて示す) を用いてこの減算結果値Xを変換してこれをブランチメトリック値Yとする一方、減算結果値Xの絶対値が所定値も以上の場合は、その傾きが2³である1次関数Yb (破線にて示す) を用いてかかる減算結果値Xを変換してこれをブランチメトリック値Yとするのである。

【0017】図5は、2乗演算を $Y_P = (1/4) \cdot X^2$ とした場合に適用される折れ線近似関数の一例を示す図である。かかる図5においては、上記減算結果値Xを4 10 ビットで表される整数値 $(-8 \sim 7)$ とし、この際、上記1次関数 Y_B のj=1、a=4、更に、tを絶対値|X|の最大値の(1/2)、すなわち4とした場合における折れ線近似関数を示している。

【0018】従って、この際、かかる折れ線近似関数 は

[0019]

【数3】

Ya=|X| ただし |X|<4 20 $Yb=2\cdot|X|-4$ ただし $|X|\ge 4$

となる。この際、図3に示される絶対値生成回路231 は、減算器21から供給された減算結果値Xの4ビット の内、最上位ビットの論理値が「〇」、すなわち減算結 果値Xの値が7以下の正の整数である場合には、この減 算結果値Xをそのまま絶対値 X | としてビットシフト 回路232及び233の各々に供給する一方、かかる最 上位ビットの論理値が「1」、すなわち減算結果値Xの 値が-8以上の負の整数である場合には、この減算結果 値Xの全てのビット論理を反転したものに1を加算した 30 値を絶対値 | X | としてビットシフト回路232及び2 33の各々に供給するのである。ここで、上述の如く、 ビットシフト回路232におけるi=0としたので、こ の際、ビットシフト回路232はかかる絶対値 | X | を ピットシフトせずにそのままセレクタ234に供給す る。一方、ビットシフト回路233は、かかる絶対値 | X | を 1 ビットだけ最上位側にビットシフトして得られ た値を減算器235に供給する。減算器235は、この 値から4だけ減算した値をセレクタ234に供給する。 かかるセレクタ234は、絶対値 | X | の値が4よりも 40 小なる場合は、上記ビットシフト回路232にて上述の 如くビットシフトされて得られた値をブランチメトリッ ク値とする一方、絶対値 | X | の値が4以上の場合は、 ビットシフト回路233にてビットシフトされた値から 所定定数aを減算して得られた値をブランチメトリック 値とする。

【0020】以上の如く、本発明においては、ブランチメトリック値の累和が最小となる系列を選択することにより確からしいデータ系列の復号を行うというビタビ復号の動作に鑑みて、ブランチメトリック演算回路の2乗演算を複数の1次関数による折れ線近似にて実現する構

成としている。すなわち、ビタビ復号においては、ブランチメトリックの値そのものは重要ではなく、複数の復号系列各々に対応して得られたブランチメトリック値の内いずれが最も小なる値であるかを判定することが重要なのである。つまり、各ブランチメトリックの相対的な大小比較が行えれば良いので、2乗演算にてブランチメトリック値を求めずとも、上記の如き複数の1次関数による折れ線近似にてブランチメトリック値を求めるようにしてもその復号精度が落ちることは無いのである。

【0021】よって、本発明によれば、乗算器を用いた 102乗演算処理にてブランチメトリック値を求めるようにしたブランチメトリック演算回路に比して、高速処理が可能となるのである。尚、上記図5に示される実施例では、減算結果値Xが正の整数の場合及び負の整数の場合各々において、その変換関数の形態を対称としているが、非対称としても構わない。

【0022】図6は、かかる点に鑑みてなされた折れ線 近似関数の一例を示す図である。図6に示される折れ線 近似関数においては、以下の如き5つの1次関数Ya~ Yeにて構成されている。

[0023]

【数4】

Ya=X ただし $0 \le X < 4$ Yb=2·X-4 ただし $4 \le X$ Yc=0 ただし $-1 \le X < 0$ Yd=-X-1 ただし $-5 \le X < -1$ Ye=-2·X-6 ただし X < -5

図7は、かかる5つの1次関数Ya~Yeにてブランチメトリック値を得る折れ線変換回路23の回路構成の一例を示す図である。又、図8は、かかる図7に示されるが 30 如き回路の真理値表を示す図である。

【0024】図7において、図3にて示される減算器2 1から供給された減算結果値Xの各ビットX0~X3は、 排他的論理和回路EX1~EX3に供給される。排他的 論理和回路EX1は、減算結果値XにおけるビットⅩ₂ 及びX3の排他的論理和出力をセレクタSE1~SE4 各々の選択端Sに供給する。排他的論理和回路EX2 は、減算結果値XにおけるビットX1及びX3の排他的論 理和出力を、セレクタSE1の入力端P1、セレクタS E3の入力端Po、及びインバータIV1の各々に供給 する。インバータIV1は、この排他的論理和回路EX 2から供給された排他的論理和出力の論理値を反転して これをセレクタSE2の入力端Piに供給する。排他的 論理和回路EX3は、減算結果値XにおけるビットX。 及びX3の排他的論理和出力を、セレクタSE3の入力 端Pi、セレクタSE4の入力端Poの各々に供給する。 【0025】セレクタSE1~SE4は、各々インバー タIV2、アンドゲートAN1及びAN2、オアゲート OR1からなる2T01セレクタであり、その選択端Sに 論理値「O」の信号が供給された場合は、入力端Poに

供給された信号を選択してこれをブランチメトリック値 $Y_0 \sim Y_3$ とする一方、選択端Sに論理値「1」の信号が供給された場合は、入力端 P_1 に供給された信号を選択してこれをブランチメトリック値 $Y_0 \sim Y_3$ とする。

【0026】以上の如く、図6にて示される折れ線近似 関数は、図7に示されるように、比較的小規模な論理回 路にて実現出来るのである。尚、上記実施例において は、2段階の折れ線にて2乗演算に対する折れ線近似を 実現しているがこの2段階に限定されるものではない。 図9は、4段階の折れ線にて、2乗演算に対する折れ線 近似を行う折れ線変換回路23を備えたブランチメトリ ック演算回路の構成を示す図である。

【0027】かかる図9において、減算器21は、図1のA/D変換器1から供給された受信サンプル値と、予測サンプル値との減算を行いこの減算結果値を折れ線変換回路23は、かかる減算結果値を2乗演算に対する折れ線近似関数にて変換してこの変換値をブランチメトリック値として得る。この際、かかる折れ線近似関数は下記の1次関数Ya~Yd にて示される。

[0028]

【数5】

図9に示される折れ線変換回路23においては、上記減算結果値Xの絶対値 | X | を絶対値生成回路231にて求め、この絶対値 | X | を絶対値生成回路241にて30 i ビット分だけビットシフトすることにより上記1次関数Yaを実現している。一方、ビットシフト回路242にて上記絶対値 | X | を j ビット分だけビットシフトして得られた値から、所定定数aを減算器246にて減算することにより上記1次関数Ybを実現している。又、ビットシフト回路243にて上記絶対値 | X | を k ビット分だけビットシフトして得られた値から、所定定数bを減算器247にて減算することにより上記1次関数Ycを実現している。更に、ビットシフト回路244にて上記絶対値 | X | を 1 ビット分だけビットシフトして得られた値から、所定定数cを減算器248にて減算することにより上記1次関数Ydを実現している。

【0029】この際、セレクタ245は、上記絶対値 | X | の値が t1 よりも小なる場合は、上記ビットシフト 回路241にて上述の如くビットシフトされて得られた値をブランチメトリック値とする。又、セレクタ245は絶対値 | X | の値が t1以上でありかつ t2未満の場合は、ビットシフト回路242にてビットシフトされた値から所定定数 aを減算して得られた値をブランチメトリック値とする。又、セレクタ245は絶対値 | X | の値が t2以上でありかつ t3未満の場合は、ビットシフト回

路243にてビットシフトされた値から所定定数 bを減 算して得られた値をブランチメトリック値とする。又、 セレクタ245は絶対値 | X | の値がt3より大なる場 合は、ビットシフト回路244にてビットシフトされた 値から所定定数cを減算して得られた値をブランチメト リック値とする。

【0030】図10は、上記i=-1、j=0、k= 1、1=2、a=1、b=5、c=17として、更に、* $Ya = (1/2) \cdot |X|$ Yb = |X| - 1 $Yc = 2 \cdot |X| - 5$ $Yd = 4 \cdot |X| - 17$

又、7段階の折れ線にて、2乗演算に対する折れ線近似 を行う折れ線近似関数の例を図11にて示す。

【0032】図11に示される折れ線近似関数は、以下 の如き7つの1次関数Ya~Ygにて構成されている。 [0033]

【数7】

Ya = 0ただし -2<X≤1 Yb = X - 1ただし 1 < X ≤ 3 $Yc = 2 \cdot X - 4$ ただし 3≦X<6 $Yd = 4 \cdot X - 16$ ただし 6 **≤** X Ye = -X - 2ただし -4<X≤-2 $Yf = -2 \cdot X - 6$ ただし -7<X≦-4 $Yg = -4 \cdot X - 20$ X≦-7 ただし 図12は、かかる7つの1次関数Ya~Ygにてブランチ メトリック値を得る折れ線変換回路23の回路構成の一 例を示す図である。又、図13は、かかる図12に示さ れるが如き回路の真理値表を示す図である。

21から供給された減算結果値Xの各ビットXo~X 3は、排他的論理和回路EX4~EX6に供給される。 排他的論理和回路EX4は、減算結果値Xにおけるビッ トX2及びX3の排他的論理和出力をセレクタSE5~S E8各々の選択端S2に供給する。排他的論理和回路E X5は、減算結果値XにおけるビットX1及びX3の排他 的論理和出力をセレクタSE5~SE8各々の選択端S 1に供給する。排他的論理和回路EX6は、減算結果値 XにおけるビットXo及びX3の排他的論理和出力をセレ クタSE6の入力端P₃、セレクタSE7の入力端P₁及 40 びP2、及びインバータIV3の各々に供給する。イン バータIV3は、この排他的論理和回路EX6から供給 された排他的論理和出力の論理値を反転してこれをセレ クタSE8の入力端P1に供給する。

【0035】セレクタSE5~SE8は、各々、図に示 されるが如きゲートG1~G5からなる4T01セレクタ であり、その選択端S1及びS2に夫々論理値「0、 0」の信号が供給された場合は、入力端Poに供給され た信号を選択してこれをブランチメトリック値Yo~Ya とする。又、セレクタSE5~SE8は、その選択端S※50 Yb=2·|X|-4

*上記 t1を絶対値 | X | の最大値の (1/4) である 2、上記t₂を絶対値 | X | の最大値の(1/2)であ る4、上記t3を絶対値 | X | の最大値の(3/4)で ある6とした場合における折れ線近似関数を示す図であ る。この際、かかる折れ線近似関数は下記の如きものと なる。

8

[0031]

【数6】

ただし |X| < 2ただし 2≤ | X | < 4 ただし 4≤ | X | < 6 ただし 6≤ | X |

※1及びS2に夫々論理値「1、0」の信号が供給された 場合は、入力端Pıに供給された信号を選択してこれを ブランチメトリック値Yo~Y3とする。又、セレクタS E5~SE8は、その選択端S1及びS2に夫々論理値 「O、1」の信号が供給された場合は、入力端P2に供 給された信号を選択してこれをブランチメトリック値Y o~Y3とする。又、セレクタSE5~SE8は、その選 20 択端S1及びS2に夫々論理値「1、1」の信号が供給 された場合は、入力端P3に供給された信号を選択して これをブランチメトリック値Yo~Y3とする。

【0036】以上の如く、図11にて示される折れ線近 似関数は、かかる図12に示されるように、比較的小規 模な論理回路にて実現出来るのである。又、上述した如 き折れ線近似関数によるブランチメトリックの演算にお いて、そのブランチメトリック値の最大値を制限するよ うにしても良い。すなわち、ある程度以上大きなブラン チメトリックを有するブランチ及びこのブランチを含む 【0034】図12において、図9にて示される減算器 30 パスが最終的に選択される確率は極めて低いため、ブラ ンチメトリック値の最大値を制限しても復号性能が低下 することはないのである。

> 【0037】図14は、図3にて示されるブランチメト リック演算回路に、ブランチメトリック値の最大値制限 を行ういわゆるリミッタ機能を設けた場合の構成例を示 す図である。尚、かかる図14において、図3における 各機能ブロックと同一機能ブロックには、同一符号が付 されている。かかる図14の構成においては、絶対値生 成回路231にて得られた減算結果値Xにおける絶対値 | X | の値が所定のリミット値よりも大なる場合、セレ クタ234'は固定値Lmをブランチメトリック値とし て出力する。

> 【0038】図15は、かかるリミット値の上限値を 7、下限値を-7、固定値Lmを10とした場合におけ る折れ線近似関数の一例を示す図である。この際、かか る折れ線近似関数は、

[0039]

【数8】

Ya = |X|ただし |X| < 4ただし 4≤ | X | < 7 9

Yc=10 である。 ただし 7≤|X|

【0040】図16は、上記リミット値の上限値を7、下限値を-8、固定値Lmを10とした場合における折れ線近似関数の他の実施例を示す図である。この際、折れ線近似関数は、

[0041]

【数9】

Ya=X ただし $0 \le X < 4$ $Yb=2 \cdot X-4$ ただし $4 \le X < 7$ Yc=10 ただし $7 \le X$ 、又はX < -8 Yd=0 ただし $-1 \le X < 0$ Ye=-X-1 ただし $-5 \le X < -1$ $Yf=-2 \cdot X-6$ ただし $-8 \le X < -5$

である。 【0042】図17は、かかる6つの1次関数Ya〜Yf にてブランチメトリック値を得る折れ線変換回路23の

にてブランチメトリック値を得る折れ線変換回路23の 回路構成の一例を示す図である。又、図18は、かかる 図17に示されるが如き回路の真理値表を示す図であ る。図17においては、図14にて示される減算器21 からビットXo~X4からなる5ビットの減算結果値Xが 排他的論理和回路EX7~EX10に供給される。排他 的論理和回路EX7は、減算結果値XにおけるビットX 4及びX3の排他的論理和出力をオアゲートOR2~OR 4の各々に供給する。排他的論理和回路EX8は、減算 結果値XにおけるビットX1及びX2の排他的論理和出力 をオアゲートOR 2に供給する。排他的論理和回路EX 9は、減算結果値XにおけるビットX4及びX1の排他的 論理和出力をオアゲートOR3に供給する。排他的論理 和回路EX10は、減算結果値XにおけるビットX4及 びXoの排他的論理和出力をオアゲートOR4に供給す る。オアゲートOR2は、排他的論理和回路EX7及び EX8から供給された排他的論理和出力の論理和をセレ クタSE9~SE12各々の選択端Sに供給する。オア ゲートOR3は、排他的論理和回路EX7及びEX9か ら供給された排他的論理和出力の論理和をセレクタSE 9の入力端₽ι、セレクタSE11の入力端₽ι、及びイ ンバータIV5の各々に供給する。インバータIV5 は、このオアゲートOR3から供給された論理和の論理 値を反転してこれをセレクタSE10の入力端P1に供 給する。オアゲートOR4は、排他的論理和回路EX7 及びEX10から供給された排他的論理和出力の論理和 をセレクタSE11の入力端Pi、セレクタSE12の

【0043】セレクタSE9~SE12は、図7にて示されるセレクタSE1~SE4と同一内部構成の2T01セレクタであり、その選択端Sに論理値「0」の信号が供給された場合は、入力端Poに供給された信号を選択してこれをブランチメトリック値Yo~Y3とする一方、選択端Sに論理値「1」の信号が供給された場合は、入50

入力端Poの各々に供給する。

10

力端 P_1 に供給された信号を選択してこれをブランチメトリック値 $Y_0 \sim Y_3$ とする。

【0044】以上の如く、ブランチメトリック演算回路にリミッタ機能を設けることにより、演算に要するビット数を低減することが出来るので、このブランチメトリック演算回路以降、すなわちパスメトリック演算時における回路規模を低減することが可能となる。尚、上記の各実施例においては、折れ線近似関数の各1次関数が連続しているが、図19の実線にて示されるが如く不連続10であっても構わない。

[0045]

【発明の効果】以上の如く、本発明によるビタビ復号器におけるブランチメトリック演算回路においては、受信サンプル値と予測サンプル値との減算結果値の2乗値を求めるための2乗演算を、複数の1次関数による折れ線近似にて行う構成としている。よって、本発明によれば、乗算器を用いた2乗演算処理にてブランチメトリック値を求めるようにしたブランチメトリック演算回路に比して、小規模な回路構成にて高速処理が可能となるのである。

【図面の簡単な説明】

20

40

【図1】ビタビ復号器の構成を示す図である。

【図2】従来のブランチメトリック演算回路の構成を示す図である。

【図3】本発明によるブランチメトリック演算回路の構成を示す図である。

【図4】本発明のブランチメトリック演算回路による2 乗演算に対する折れ線近似関数の一例を示す図である。

【図5】本発明のブランチメトリック演算回路による2

30 乗演算に対する折れ線近似関数の一例を示す図である。 【図6】本発明のブランチメトリック演算回路による2 乗演算に対する折れ線近似関数の一例を示す図である。

【図7】本発明によるブランチメトリック演算回路の回路構成の一例を示す図である。

【図8】図7に示されるブランチメトリック演算回路の 真理値表を示す図である。

【図9】本発明によるブランチメトリック演算回路の他 の構成を示す図である。

【図10】本発明のブランチメトリック演算回路による 2乗演算に対する折れ線近似関数の一例を示す図である。

【図11】本発明のブランチメトリック演算回路による 2乗演算に対する折れ線近似関数の一例を示す図である

【図12】本発明によるブランチメトリック演算回路の 回路構成の一例を示す図である。

【図13】図12に示されるブランチメトリック演算回路の真理値表を示す図である。

【図14】本発明によるブランチメトリック演算回路の他の構成を示す図である。

12

【図15】本発明のブランチメトリック演算回路による 2乗演算に対する折れ線近似関数の一例を示す図である

11

【図16】本発明のブランチメトリック演算回路による 2乗演算に対する折れ線近似関数の一例を示す図である。

【図17】本発明によるブランチメトリック演算回路の 回路構成の一例を示す図である。


【図18】図17に示されるブランチメトリック演算回

路の真理値表を示す図である。


【図19】本発明のブランチメトリック演算回路による 2乗演算に対する折れ線近似関数の一例を示す図であ る。


【主要部分の符号の説明】

- 2 ブランチメトリック演算回路
- 21 減算器
- 23 折れ線変換回路



【図3】






プランチ メトリック値 Y Ye = - 2X-6 Yb=2 X-4 -10

【図6】

【図7】

<u>23</u>




,	E J	F 8	果	×	ブランチメトリック値Y					
		-	sc) Xo	10産	73 Y3		•	(88 Yo	10 🕸	
0	1	,	1	7	1	0	1	0	10	
C	1	1	0	6	1	0	0	0	8	
0	1	0	1	5	0	1	1	Ð	6	
0	1	0	0	4	0	1	0	0	4	
0	0	1	1	3	0	0	1	1	3	
0	0	1	0	2	0	0	1	O	2	
0	0	0	1	[1]	0	0	0	1	1	
0	0	0	0	0	0	0	0	O	0	
1	1	1	1	- 1	0	0	0	O	0	
1	1	1	0	- 2	0	0	0	1	1	
1	1	D	1	- 3	0	0	1	0	2	
1	1	0	0	-4	0	Q	1	1	3	
1	0	1	1	– 5	0	1	Ð	0	4	
1	0	1	0	-6	D	1	1	0	6	
1	0	0	1	-7	1	0	0	0	8	
1	D	0	0	- 8	1	0	1	0	10	

【図8】


2'sc: 2's complement (2の複数)

Straight Binary (ストレート パイナリ)


【図10】



【図11】




【図9】




【図12】

【図13】




ク値Y	トリッ	*	ンチ	ブラ	減算箱架 X							
10 基	B) Yo	(5 Y1	/≛ Y2	_	10 産	sc) Xo	-		2 X3			
12	0	0	1	1	7	1	1	1	0			
8	0	0	0	1	6	0	1	1	0			
6	0	1	1	0	5	1	0	1	0			
4	0	0	1	D	4	0	0	1	0			
2	0	1	0	0	3	1	1	0	0			
1	1	0	0	O	2	0	1	0	0			
Đ	0	0	0	0	1	1	0	0	o			
D	0	0	0	D	0	D	0	0	0			
0	0	0	0	0	- 1	1	1	1	1			
0	0	0	0	0	- 2	0	1	1	1			
1	1	0	0	0	- 3	1	Ö	1	1			
2	0	1	0	0	- 4	0	٥	1	1			
4	0	0	1	0	- 5	1	1	o	1			
6	0	1	1	0	6	0	1	0	1			
a	0	0	0	1	- 7	1	0	0	1			
1 2	0	0	1	1	8	0	Ð	Ď	1			


【図15】




【図14】




【図16】



【図19】



【図17】



[図18]

		莱	¥	轄	果	×	7	ラン	F 2	×	ク値「	۲
į	×	2 4 X			sc) ı Xo	10 🗸	Y3	-	32 Y ₁	(\$B) Yo	10	×
1	O	1	1	1	1	1 5	1	0	1	0	1 0	
١	0			1		1 14	1	0	1	0	1 0	
1	0	1	1	0	1	1 3	1	0	1	٥	1 1 0	1
-1	0	1	1	0	0	1 2	1	0	1	0	10	1
١	0	1	0	1	1	1 1	1	0	1	0	1 0	1
1	0	1	0	1	0	10	1	0	1	0	10	-
1	0	1	0	0	1	9	1	0	1	0	10	-1
1	0	1	0	0	Ð	8	1	0	1	0	10	1
١	0	0	1	1	1	7	1	0	1	0	10	ł
1	0	0	1	1	0	6 5 4	1	0	0	0	8	ı
1	0	0	1	0	1	5	0	1	1	0	6	I
1	0	0	1	Đ	0		0	1	0	0	4	1
L	0	0	0	1	1	3 2	0	0	1	1	3	ı
1	0	Û	0	1	0	2	0	0	1	0	2	1
1	0	0	0	0	1	1	0	Đ	0	1		1
ı	0	0	0	0	0	0	Đ	0	0	0	0	ı
ı	1	1	1	1	1	-1	0	0	0	0	0	1
l	1	1	1	1	0	- 2	0	0	0	1	1	ı
L	ŧ	1	1	0	1	– 3	0	0	1	0	2	ı
l	1	1	1	0	0	-4	0	0	1	1	3	ı
l	1	1	0	1	1	5	0	1	0	0	4	ı
l	1	1	0	1	0	- 6	D	1	1	D	6	ı
	!	1	0	0	1	-7	1	0	0	0	8	ı
ı	1	1	0	0	0	- 8 - 9	1	D	1	0	1 0	ı
1	1	0	1	1.	1	- 1	1	0	1	0	10	1
	-	0	1		,	-10	1	0	1	0	1 0	1
	1	0	1	0	6	-11	1	0	1	0	10	1
	1	0	0	1	1	- 1 2 - 1 3	1	0	1	0	10	ı
	1	0	0	;	6	-14	1	0	1	0	10	ı
	1	0	0	0	1	- 1 5	1	0	1	0	10	ı
	;	0	0	0	6	- 16	1	0	1	.	10	
	<u>. </u>	<u> </u>	<u>.</u>		<u>' </u>	- 10		u	<u>'</u>	ر پ	10	ı

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
\square lines or marks on original document
\square REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.